凡经过EETOP创芯大讲堂培训过的同学，如需工作推荐，请联系微信 ssywtt
开设Runset课程的讲师要求同时具备4个条件，具有Runset开发经验5年以上；具有DRC/LVS/RCX的EDA软件开发经验5年以上；具有Runset的QA验证经验5年以上；具有与多个foundry合作开发的实战经验。同时满足上述多个条件的国内讲师人数很少，本课程讲师符合上述条件。
目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。
不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。
由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？
首先分析一下该领域对工程师人数的需求，目前中国大陆大约有20个左右的Foundry厂商，假设每个公司需要10名工程师，则累计需要200多名专职的工程师。除此之外，IC Fabless设计公司仅有少数公司有兼职工程师的需求，即该工程师不仅需要会Runset开发及QA，还要从事IC设计工作。这类公司数目大约有100个，假设每个公司需要1人，则累计也需要100人左右。2类公司合计总人数需求为300名左右。
从上述数据可以看到，在人才供给端，一个全国合计仅有几百人需求的领域，任何高校都不会专门设置这样一个专业来进行培训。在人才需求端，用人单位的策略是：既然不能直接找到有经验的工程师，就干脆找应届毕业生，然后公司通过内部培训来逐步提升工程师的水平。
看上去，这个策略也不错。但是，用人单位内部培训有一个问题：内部内容偏重于实用化操作，比较忽视理论和原理的培训。这个问题在IC设计的其它领域并不突出，原因是：高校的微电子领域课程中有大量的理论和原理的学习，针对IC设计本身的原理，学生在学习期间已经掌握得很好了，到了工作岗位上，他重点是进行实用化工程和学习和应用。而在Runset领域，由于招聘的学生在该领域既没有理论基础，也没有实践经验，他工作后要快速提高自己的水平有一定局限性。
为了解决上述问题，我们开发了一个专门针对Foundry新入职工程师的Runset培训教材，对Foundry新入职工程师培训。
2. 新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。
目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。
不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。
由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？
为了解决上述问题，我们开发了一个专门针对Foundry新入职工程师的Runset培训教材，对Foundry新入职工程师培训。
2、新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。
用来描述工艺规则文件的Design Rule的具体形式是什么？如何把文字和图示结合起来理解，它的显示含义和隐含含义如何分析？
最小宽度检查为什么默认需要写Singular, Abut 90的选项，如果不写，会导致什么问题?
最大宽度检查为什么不能直接写“大于”号？它的常用三种检查方法的优缺点是什么？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
最大间距检查的“孙悟空跳不出如来佛掌心”是什么含义？为什么通过size step inside of layer可以实现该思路？
measure all的选项在哪些条件下使用？为什么nwell和deep nwell的间距检查需要用到该选项？还有哪些检查需要用到该选项？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
Extension和Enclosure有什么差别，为什么要定义2个不同的检查单词？Extension的露头刚好等于0如何查错？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
Flatten和hierarchical检查有哪些不同？它的基本原理是什么？投影法和提升法的优缺点是什么？
宽金属检查的基本思路是什么？如何通过xcal工具来分析复杂语句的layer依赖关系，如何快速读懂复杂语句？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
LineEnd spacing的含义是什么？如何实现该语句？如何自动构造test pattern来检查该规则？
与连接性相关的检查语句如何书写？如何自动构造test pattern来检查该规则？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
密度检查Density的全局检查和局部检查有何不同？如何实现该语句？如何自动构造test pattern来检查该规则？
天线检查的具体含义是什么？渐进式连接的用途是什么？有无二极管的条件下，如何检查规则是否满足？如何实现该语句？如何自动构造test pattern来检查该规则？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
复杂器件的DRC规则如何书写？对应的test pattern如何自动构造？sample gds的图形如何准备，可以自动变换device的每个图形之间的距离吗？
针对先进工艺，离散点的检查如何实现？double pattern的检查如何实现？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
如何自动分析DRC Code的原始层是否与testpattern的原始层一致？
版图中的连接关系是如何建立的？connect语句的屏蔽效应如何理解？MIM结构中的Via如何通过屏蔽效应体现连接？
Mos管的识别层是什么含义？Pin层是什么含义？Property如何计算？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
LAYER QA的含义是什么？为什么要验证器件的识别层是否满足了must layer和non layer的定义？如何通过自动工具验证？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
当采用LVS_CHECK选项时，由于MOS管只有W, L的参数，在底层的hcell单元中就可以计算得到W,L的参数，不需要把该mos管提升到上层单元中。
如果选择了RC_CHECK，由于MOS管计算SA, SB, SC等需要用到nwell, nsd,psd等更多的layer图形，这些图形在底层的hcell中并不是完整的，需要把mos管提升到上层cell中才可以提取正确。
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
Beol的test pattern是什么结构？组合参数有哪些？精度如何比较？
Meol的test pattern包含了哪些器件？如何通过pcell自动生成这些pattern? 如何分析忽略内部电容和不忽略内容电容的结果？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
一个典型的模拟电路例子，通过不同的准三维工具和三维工具进行提取，误差达到了30%，该如何分析这些误差？
如何避免由于LVS layer的图形overlap定义导致的寄生参数重复提取的问题？
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
本课程提供了与培训内容相对应的运行实例，学员可以联系课程最后一页的邮箱来下载用例。
多个晶圆提取出的网表如何自动合并？什么是基于线网名的合并？什么是基于晶体管提取的坐标合并？二者应用背景是什么？
三维堆叠寄生参数提取全流程总结，解决了主流EDA工具不能解决的弱点，实现了国产EDA工具自主可控。
一般情况下，采用RC模式是一个折衷的模式，既可以满足精度需求，又能满足效率要求。
如果想进一步优化精度或者效率，则通过具体指定线网名来选择不同线网的提取模式，从而更准确地控制每个节点的提取精度和效率。
DFM命令的用途是什么？为什么引入DFM命令，它与普通命令的不同在哪里？
DFM Property命令的语法及基本含义，单层命令和双层命令的不同在哪里？