有这样的一个工作经历，有一个客户的线和电解电容靠在一起，线路高温把电容的绝缘皮融化，电容的铝壳漏出来。供应商销售经理是说其一铝壳是和负极接在一起（我测量过其实不是直接导通，有2V左右的电压，后来有一次工作碰到外壳被电过），其二电线不要喷到电容外围，或者电容就要做两层绝缘。后来我找到了供应商技术部长，部长建议：电容是不允许高温烘烤，哪怕还能正常用也要更换，电源的引脚和PCB的焊盘能加上绝缘垫片更好。
为了探究电容原理，拆了好几个电容，里面一股化学味道儿，里面的结构和图2所示基本一样。
2、存在电势差时，高电动势指向低电势（高往低流），正电荷不移动，电子从高电势往低电势移动。此时由于电介质绝缘阻扰电容阳极和阴极内层间的电子穿透，所以阳极的电子被驱赶通过电缆往阴极走，阴极的电子被累积。此时阳极呈现电的正性，阴极呈现电的负性。
3、电势差加在电容两端的充放电时间，Uo=Ui-Ui*e^（-t/（RC）），RC是积分时间常数。通常上是取Uo=Ui*95%（估算95%-98%）为充满的时间，工作上通常选3RC-4RC为充满电时间。这里软件仿线倍。
5、电容两端的电压不会突变。电容的充电和放电与电势差有关，一旦充电饱和，电容就不会再充电（隔直通交），通过不断不同的充放电形式，输出不同波形。【电容充电过程不等效于短路，充满电后不等效于开路】
6、电容内层结构上是绝缘的，但由于存在工艺性能、电介质的极化效益和离子漂移情况，出现少电流在电容内部通过，这个在电路上应该是漏电流现象。
（2）由于电极表面存在的电流，而电流必然带来电感使电极表面分布有一个串联电感（ESL）;
9、集成电路可看成一个等效电流或电压源，为了使噪声最低，供电网络的阻抗应该尽可能小。在一定的频率范围内，加大去耦电容可以有效减小网络阻抗。但在实际应用中，由于电容器固有的寄生电感和电阻，并且这些寄生参数随着频率的增大也会增大，尤其在高频高速的工作状态，电容的这种退耦作用甚至会消失。并且通常电容越大体积也越大，所带来的寄生电感也越大。为了减少供电网络的阻抗，，理想去耦电容是电容值越大越好，寄生电感越小越好，体积也越小越好，以利于靠近集成电路的电源和接地入口。［3］
10、电容理论上是不产生也不消耗能量，是储能元件。实际上是发热的，不同产品发热量自然不同，我以前在某一个的烤机过程，测过温度有达到40摄氏度。
11、电容能够提高效率、提高功率因数。其一比如LCC电路，拓扑上变压器的漏感和电容就可以组成一个谐振电路，当然再多几个电容和电感都是可以的，看如何计算。减少损耗，提高效率，按照按照能量守恒和定积分分析，如果在关断过程中，如果电压和电流都是最小值投影到区域内，他们的面积就会更小，损耗就小。如果在导通过程中，如果电压和电流都是最大值投影到区域内，他们的面积就会更大，能量转换就更加有效。其二比如感性负载，感性负载的电压超前，可以并上电容的电流超前来补偿，最终使得电压和电流投影得面积更大，减少不必要得无功功率，提高有功功率分比，功率因数数学理论上100%是满足得，但是实际受到限制，经常见到产品是0.85。
12、电容必然存在漏电流，没有电介质是完全绝缘的。漏电流过大可能出现“雪崩现象”，电容会失效，甚至短路，会使用如前面的电路，串联一个3V/欧姆电阻阻抗匹配。
【1】 去耦，在电源的输出端并联一个适当的电容，犹如水库的缓冲作用，可以大大减小负载等的波动对电源的影响，这就是退耦作用。［4］
【2】 谐振，如单片机外界无源晶振和负载电容组成谐振电路，给单片机提供时钟信号。
【5】 滤波，射频电路、高频信号的串接电容，如组成基本的LPF、HPF、BPF、BEF滤波电路等。
此图来源于Mutara datasheet，主要特点就是电流上升过程，当供能不足时，电压会被拉低。
1、一般电容内部模型构想，整体有两个储存电能的容器，中间绝缘，理论上是没有电子通往，受到电场作用。工作时是一个充电和放电的过程。2、充放电公式：Uo=Ui-Ui*e^（-t/（RC））3、Xc=1/（2πfC） （Xc是容抗）